ABSTRACT OF Korean Patent Application No. 10-2001-7005464

A system for preventing bus contention in a multifunction integrated circuit under testing. The system is implemented in an integrated circuit adapted to accept a series of test inputs operable for testing the functionality of the integrated circuit. The integrated circuit includes at least one bus for communicatively coupling the multiple functional blocks. At least a first functional block and a second functional block included in the integrated circuit, the first functional block and the second functional block both coupled to the bus and coupled to accept the test inputs. An output enable controller is also included in the integrated circuit. The output enable controller is coupled to the second functional block and is operable to disable at least one output of the second functional block if a corresponding output of the first functional block is activated. This guarantees that the test inputs can propagate through the first functional block and the second functional block without causing contention for the bus between the first functional block and the second functional block

5

10

인용발명 사본1부.

[첨부그림 1]

氧2001-0083932

(19) 대한민국특허청(KR) (12) 공개특허공보(A)


_	" CALL TOWNER COMMO	
(51) Int. Cl. ⁷	(11) 공개번호 특20대-0083932	
901R 31/3185	(43) 공개일자 2001년09월03일	
(21) 출원번호	10-2001-7005464	
(22) 출원일자	2001년04월30일	
번역문제출일자	2001년 04월 30일	
(86) 국제출원변호	PCT/US2000/23958 (87) 국제공개번호 W0 2001/16611	
(86) 국제출원출원일자	2000년 08월 30일 (87) 국제공개일자 2001년 03월 08일	
(81) 지정국	국내록하 : 중국 일본 대한민국 P'유럽록하 : 오스트리아 벨기에 스위스 사이프러스 독일 덴마크 스테인 핀란드 프랑스 영국 그리스 아일랜드 이탈리아 목셈부르크 모나코 네덜란드 포르투할 스웨덴	
(30) 우선권주장	09/389,871 1999년09월02일 미국(씨)	
(71) 출원인	코닌물리즈케 필립스 일렉트로닉스 앤 보이. 홈페스 요하네스 게라루스 알베르투스	
(72) 발명자	네덜란드 연열-5621 베에이 아인도호펜 그로테보드세베그 1 자라밓로켄	
	미국이리조나주85022포닉스노스7번스트리트#306016220	
	로그스던브라이언	
	미국이리조나주85308귤렌데임노스73번애비뉴21118	
	스토리프랭클린에이치	
	미국이리조나주95224핸쥴러벤트럽스트리트708	
	에이얌펀서브래머니언	
	미국이리조나주85283템테웨스트베이스라인로드#1140505	
(74) 대리인	김창세, 김원준	
실사경구 : 열음		
(54) 버스 경합을 받지하	그 약하 XM 및 네틴	

Re

보병은 테스팅 동안에 다기능 집적 회로 내의 배스 경합을 방지하는 시스템에 관한 것이다. 상기 시스템은 집적 회로의 기능을 테스트하도록 동작가능한 일련의 테스트 입력을 받아들이도록 구성된 집적 회으로 구현된다. 상기 집적 회로는 복수의 기능 협복을 서로 검합하는 적어도 하나의 배스를 포함한다. 적어도 제 1 기능 협복 및 제 2 기능 협복은 집적 회로에 포합되고, 상기 제 1 기능 협복 및 제 2 기능 접목은 모두 상기 배스에 검합되어 상기 테스트 입력을 받아됩어도록 검합된다. 또한 배스 중재기가 상 기 배스의 소유권을 승인하는 집적 회로에 포합된다. 상기 배스 중재기는, 상기 제 1 기능 협복의 대용 급력이 상기 제 1 기능 협복을 위해 생성된 배스 승인 신호를 이용하여 활성화되면 상기 제 2 기능 협복 의 적어도 하나의 물력을 디스에어털하도록 동작가능하다. 이것은 제 1 기능 협복 및 제 2 기능 협복 이의 배스(110)에 대한 경험을 발생하지 않고 제 1 기능 협복 및 제 2 기능 협복 하여 테스트 입력이 전대점 수 있도록 보장한다. 한편, 집중화된 테스트 디바이스 제어기는 상기 배스 중재기의 승인 신호를 이용하는 것과 반대로 제 2 기능 협복의 출력을 디스에어털하는데 사용된다. 이것은 배스 중재기의 논리 됩 변경하지 않고 구현된 로직을 통합할 수 있도록 한다.

445

100



BAH

刀全生砂

본 발명은 집적회로 디바이스의 테스트 용이화 설계(design-for-testability) 분이해 판한 것이다. 본 발명은 통히, 내부 스캔 테스팅 동안 집적회로 디바이스 내의 버스 경합을 방지하고자 하는 시스템 및 방 법에 판한 것이다. 일실시예에서, 집중화된 제어 자원을 이용하여 내부 스캔 테스팅 동안 버스 경합을 방지하기 위해 내부 버스를 제어하는 방법 및 시스템이 논의된다.

增强对金

컴퓨터 시스템, 소프트웨어 애플리케이션 및 이를 주위에 구축된 디바이스 및 프로세스튬은 계속해서 강 력해지고 있으며 복잡해지고 있다. 이러한 시스템에 대한 사회의 의존도도 마찬가지로 증가하고 있으며, 설계자들이 의도한 특성읍 시스템이 준수하는 것은 필수적이다. 통상적으로, 시스템이 보다 강력해지고 복잡해질수록, 실용성 및 유용성이 증가한다. 그러나, 이를 컴퓨터 및 소프트웨어 구현 시스템 및 프로 세스가 보다 강력해집에 따라, 시스템 내의 결합을 검출하여 수정하는 것은 더욱 어렵게 되고 있다.

집적회로, 특히, 집적회로의 로직이 복잡해지고 보다 조밀해짐에 따라, 상기 집적회로는 정확하고 완전한 기능을 위해 태스트하는 것이 더욱 대럽게 되었다. 예를 들면, 현재의 기술로는, 집적회로 칩(die) 내에 제작된 트랜지스터의 총 수가 증가함에 따라, 조립 공정 라인에서 나타나는 집적회로를 테스트하는데 겁 리는 시간도 증가한다. 따라서, 최신의 대용량 고밀도 집적회로에 대한 테스트 비용이 크게 증가할 수 있다. 집적회로 설계를 나타내는 다양한 넷리스트(netlists)를 분석하며 그로부터 자동 테스트 장네 (ATE: automated test equipment) 시스템에서 디바이스를 테스트하는데 사용된 테스트 패턴(예를 들면, 테스트 프로그램 또는 테스트 벡터라고도 함)을 생성하는데 아주 복잡한 테스트 프로그램인 자동 테스트 패턴 생성(ATPG: automated test pattern generation) 프로그램이 이용된다.

ATPG 프로그램 또는 톨의 목적은 가능한 한 효율적으로 정확하고 높은 커버리지(coverage)(예를 들면, 집 적회로의 대부분의 구현 최로를 테스트) 테스트 패턴을 생성하는 것이다. 따라서, 로직 합성 과정에서 중요시되고 있는 부분은 ASIC 및 원래의 테스트 용이화를 위한 다른 복잡한 집적회로의 설계를 포함한다. 이것은 테스트 용이화 설계(designing for testability) 또는 OFT라고 지청된다.

마T 프로세스의 한가지 문제가 되는 특징은 하나 이상의 내부 버스 상에 다수의 기능 유닛을 포함하는 고 일도의 다기능 집적 회로를 필요로 한다는 것이다. 내부 3 상태 신호 또는 다수의 드라이버를 갖는 버스 를 이용하는 것이 현 기술 수준의 시스템 온 첩(system-on-a-chip) 섭계에서 입반적이다. 또한, 복잡한 설계를 테스트하기 위해 내부 스캔 테스팅 방법을 이용하는 것이 일반적이다. 일반적으로, 증래 기술의 섭계의 이를 두 특징은 모순된 설계를 가지며 서로에 대해 테스트 충<table-cell>함 발생한다.

현재의 ATPS 물은 그러한 구조물을 해석하며 제어하는데 어려움을 갖지만, 그런에도 불구하고 단지 해나의 드라이버만이 입의의 주어진 시간에 공유 산호를 등통적으로 구동하도록 요구한다. 복수의 등통 드라이버는 예상치 못한 테스트 결과를 생성할 수 있으며 제조 테스트 동안 잠재적으로 구성요소물을 손상시할 수 있다. 이 문제는, 복수의 드라이버가 각각의 버스 드라이버를 활성화시키기 위해 자율 회로 (autoromous circuit)를 포함하는 고유의(unique) 기능 블록플로부터 독립적으로 제어될 때 해결하기가 더욱 어렵다.

하나 이상의 내부 버스에 대해 경쟁하는 다수의 기능 유닛의 문제를 해결하기 위한 중래의 한 해결책은 모든 버스 경합 문제들을 해결하기 위해 ATPG 돌을 이용하는 방법을 살현하는 것이다. 그러나, 이것은 결합의 커버리지를 더 낮게 하여 패턴을 생성하는데 더 긴 시간이 걸리게 한다. 또한, 많은 ATPG 프로그 램 및 돌물은 이 해결책을 지원하지 않는다.

또한, 버스 경합 해결 및 방지쯤 지원하는 톱톱은 단지 제한적으로만 성공합 수 있다. 이룹은 임의의 신호 또는 버스 상에서 버스 경합을 발생시키는 ATPG 패턴이 생성되지 않도록 보장할 수 있지만, 때론 상기 톱탑이 그렇게 작용하는 것이 어렵다. 그 결과 증증 컴파일에 장시간이 소모되고 결합 커버리지가 마주 양호하지 못하게 된다.

따라서, 집적 회로 디버이스의 복수의 기능 유닛를 가운데 임의의 잠재적인 버스 경합을 제거할 수 있도록 하는 해결책이 요구된다. 복수의 기능 유닛를이 버스 경합을 제거하도록 복수의 버스 드라이버를 능 등적으로 제어하는 해결책이 요구된다. 상기 요구된 해결책은, 설계에 의해, ATPA 물이 생성할 수도 있 는 임의의 스캔 테스트 패턴이 주어졌을 때 버스 경합이 발생할 수 없도록 하며, 결과적으로 훨씬 더 높 은 결합 커버리지를 갖도록 하는 테스트 패턴을 생성하도록 보장한다.

상기 요구된 해결책은 구현하기가 쉽고, 구성이 일정하며, 최소 게미트 영역을 가지며 설계시 시스템 성 등에 최소한의 영향을 미친다.

발명의 상세환 설명

본 발명은 집적함로 디바이스의 복수의 기능 유닛를 간에 임의의 잠재적인 버스 경합을 제거하기 위한 방법 및 시스템에 판한 것이다. 본 발명은 복수의 기능 유닛들이 입련의 테스트 입력을(예를 불면, ATPG 테스트 파턴을, 벡터를 등)에 의해 자극을 받을 때 상기 기능 유닛을 간에 버스 경합을 제거하도록 복수의 버스 드라이버를 능동적으로 제어하는 해결책을 제공한다. 본 발명의 방법 및 시스템은 설계에 의해, ATPG 둘이 생성할 수도 있는 임의의 스캔 테스트 파턴이 주어졌을 때 버스 경험이 발생할 수 없도록 하여, 결과적으로 훨씬 더 높은 결할 커버리지를 갖도록 ATPG 들은 하여금 테스트 파턴을 생성하도록 보장한다. 또한, ATPG 둘이 버스 경합이 발생할 수 없도록 경한다. 또한, ATPG 둘이 버스 경합이 발생할 수 없도록 보장할 필요가 없기 때문에, 버스트 파턴을 명씬 빠른 컴파일 시간으로 생성될 수 있다. 본 발명의 시스템은 설계 구현되며, 구성이 일정하며, 최소 게이트 영역을 가지며, 집적 회로 디바이스의 전체 설계에 대해 최소의 시스템 성능 영향을 갖는다.

임심시에에서, 본 방명은 회로가 테스트립 때, 다기능 집적 회로에서 버스 경합을 방지하는 시스템으로서 구현된다. 상기 시스템은 집적 회로의 기능을 테스트하도록 동작가능한 일련의 테스트 입력을 받아들이 도록 조정된 집적 회로 내에 구현된다. 집적 회로는 복수의 기능을 통신 결합하기 위한 적어도 하나의 버스(예를 들면, PCI 버스)를 포합한다. 적어도 제 I 기능 블록 및 제 2 기능 블록이 집적회로 내에 포함 된다. 제 I 기능 블록 및 제 2 기능 블록은 모두 버스에 결합되며, (여를 들면, 포합된 테스트 액세스 포트를 통하여) 테스트 입력을 받아들이도록 결합된다.

버스 중재기는 또한 버스의 소유권(swiership)을 승인하는(granting) 집적 회로 내에 포함된다. 상기 버스 중재기는 제 1 기능 블록의 대응 출력이 제 1 기능 블록에 대해 발생된 버스 승인 신호를 이용하여 활성화된다. 이것은, 제 1 기능 블록과 제 2 기능 블록 사이의 버스에 대해 경합을 발생하지 않고서 제 1 기능 블록 및 제 2 기능 블록을 통하여 테스트 입력이 진파탑 수 있도록 보장한다.

다른 실시예에서, 집중화된 테스트 디바이스 제어기는 버스 중재기의 승인 신호를 이용하는 것과 반대로, 제 2 기능 병록의 출력을 디스에이탈하는데 사용된다. 이것은 버스 중재기의 로직을 변경시키지 않고 로 직의 검합을 가능하게 한다. 집중화된 '테스트 전용' 디바이스 제어기는 각각의 기능 블록이 그들의 각 출력 드라이버를 인에이블 및 디스에이블하도록 하는 전용 신호를 이용한다.

도면의 간단관 설명

- 도 1은 본 발명의 실시에에 [다른 PCI(peripheral component interconnect)를 도시한 도면.
- 도 2는 본 발명의 일십시예에 따른 도 1의 집적 회로의 상세도.
- 도 3은 본 발명의 일심시에에 따른, 기존의 기능 블록을 수정하는데 필요한 로직을 도시한 도면.
- 도 4는 본 발명의 일실시예에 따른 테스트 블록의 OE 제어의 일레의 내부 로직을 도시한 도면(3상 드라이 내는 액티브 로우 출력 인에이블 로직율 갖는다).
- 도 5는 본 발명의 일실시예에 따른, 액티브 하이 출력 인에이블 로직을 갖는 3상 드라이버에 대해 구성된 테스트 블록에 대한 DE 제어의 일레를 도시한 도면.
- 도 6은 본 발명의 제 1의 대안적인 실시에에 따른 시스템을 도시한 도면.
- 도 7은 본 발명의 제 1의 대안적인 실시에에 따른 PCI 버스 중재기(arbiter)를 도시한 도면.
- 도 8은 본 발명의 제 1의 대안적인 실시에에 따른, PCI 버스의 어드레스/데이터 부분에 대한 출력 인에이 불을 생성하기 위해 기능 불특에 의해 사용된 통상적인 로직을 도시한 도면.
- 도 9는 스캔 테스트 모드 동안 어떠한 버스 경찰도 없도록 보장하기 위해 기능 블록에 의해 요구된 제 1 의 대안적인 실시예에 따른 로직을 도시한 도면.
- 도 10은 습력 인에이븀이 액티브 로우와 반대인 액티브 하이인 제 1의 대안적인 심시예에 따른 로직읍 도 사한 도면,
- 도 11은 본 방명의 제 2의 대안적인 실시에에 따른 테스트 전용 불록(Test Only block)출 도시한 도면.

도 12는 본 발명의 일실시에에 따른 오퍼레이팅 프로세스 단계들의 흐름도.

마하, 집중화된 제어 자원을 이용하여 내부 스캔 테스트를 하는 동안 버스 경합을 방지하기 위해 내부 버스를 제어하는 방법 및 시스템에 대한 본 발명의 비원적한 실시예를 참조한다. 이를 실시예는 첨부한 도면에 도시되어 있다. 본 발명은 바람적한 실시예와 함께 삼명되지만, 본 발명을 이를 실시예에 한정하고 자하는 것은 아님을 주지하라. 오히려, 본 발명은 청부된 청구범위에 정의된 본 발명의 정신 및 변주 내에 포함될 수도 있는 대안들, 변형을 및 이에 상당하는 것들을 포함한다. 또한, 이하의 본 발명의 상세한 설명에서, 본 발명의 철저한 이해를 위해 제공되는 다수의 목정 상세가 제시되어 있다. 그러나, 당업 자라면, 본 발명이 이를 특정한 상세 없이도 실시될 수도 있음을 알 수 있을 것이다. 다른 예에서, 본 발명의 목정등을 쓸데없이 불명료하게 하지 않도록 하기 위해, 공지된 방법, 처리과정, 컴포넌트, 최로들은 상세히 설명하지 않았다.

은 양제이 불당하지 않았다.

편 발명은 집적 회로 디바이스의 다수의 기능 블록를 가운데 임의의 잠재적인 버스 경합을 제거하기 위한 방법 및 시스템에 관한 것이다. 본 발명은, 다수의 기능 블록미 알련의 테스트 입력(ATPR 테스트 패턴률, 벡터용 등)에 의해 자극을 받을 때 상기 기능 블록미 기능 블록를 중에서 버스 경합을 제거하도 목 다수의 버스 드라이버를 능등적으로 제어하는 해법을 제공한다. 본 발명의 방법 및 시스템은 설계에 의해, ATPR 물이 상성할 수도 있는 임의의 스캔 테스트 패턴이 주어졌을 때 버스 경합이 발생할 수 없도 목 하여, ATPR 들이 항이금 결과적으로 할뿐 더 높은 결합 커버리즈를 쓴 테스트 패턴을 생성하도록 보장하다. 또한, ATPR 물이 버스 경합이 발생될 수 없도록 보장할 필요가 있기 때문에, 테스트 패턴률이 원싼 빠른 컴파일 시간으로 생성될 수 있다. 본 발명의 시스템은 쉽게 구현되며, 구청이 일정하며, 최소 게이트 영역을 가지며, 집적 최로 디바이스의 전체 설계에 대해 최소의 시스템 성능 영향을 갖는다. 본 발명 및 그 이점률은 하기에 보다 상세히 설명된다.

도 1에는 본 발명의 일실시에에 따른 다기는 집작 회로(100)가 도시되어 있다. 도 1은 본 발명의 실시에에 따른 PCI(peripheral component interconnect)의 일반적인 도면을 나타낸다. 그러나, 본 발명의 방법및 시스템은 다른 유형의 공유 버스 및/또는 다른 유형의 버스 표준(예를 돌면, AMBA 버스, ASB, AMB, APB 등)으로 구현될 수도 있다.

도 1에 도시되어 있는 바와 같이, 집적 최로(100)는 공유 버스(110)에 각각 검합되어 있는 네 개의 기능 탑록(101-104)을 포함한다. 이 실시에에서, 기능 탑록(101-104)은 PCI 에이전트(예를 들면, PCI 마스터/ 타켓 위, PCI 마스터/단션 #2, PCI 타켓 #3, PCI 마스터/단켓 #4)이고, 공유 버스(110)는 PCI 버스이다. 기능 분복(101-103)은 PCI 마스터/단켓 에이전트(예를 들면, PCI 미니시에이터(initiators) 및 PCI 습제 미브로서 기능함)이다. 기능 탐복(104)은 PCI 타켓 전용 에이전트이다. 블록(101-104) 및 버스(110)는 집적 최로(100) 내에 집적되고, 집적 최로의 기능(functionality) 및 유립리티(utility)를 중합적으로 제 제한다. 관하다.

전습한 비와 같이, 본 발명은 기능 블록(101-104) 중에서 버스(110)에 대해 버스 경합을 방지하기 위한 시스템으로서 구현된다. 정상 등작 등안, PCI 프로토콜 하에서 집적 회로(100)가 등작하는, 상기 PCI 프로토콜은 블록들(101-104) 간의 버스 경합을 방지한다. 집적 회로(100)는 필요한 제어 로직을 포합하여 완전한 PCI 호환 시스템(예를 들면, 버스 중재, 디바이스 구성, 인터페이성, 제어 등)으로서 블록(101-104) 및 버스(110)를 등작시키도록 회로를 지원한다. 따라서, 정상 등작 동안 버스 경합의 위험이 거의 없다. 그러나, 공지되어 있는 비와 같이, 테스트하는 동안, 그 가능을 테스트하기 위해 집적 최로(100)로 스캔된 많은 테스트 벡터, 테스트 패턴, 스캔 패턴 등에 의해 버스 경합의 위험이 많이 유도된다. 본 방명은 집적 최로(100)로 스캔된 어떠한 테스트 패턴, 벡터 등에 관계없이 블록플(101-104) 사이에 버스 경합의 가능성이 없도록 보장함으로서 부분적으로 작용한다.

경합의 가능성이 없도록 보장함으로서 부분적으로 작용한다.

도 1에서, 본 밥명은 가능 블록(101-104)을 위한 각각의 버스 드라이버를 능동적으로 제어하는 해법을 제공한다. 상기 능동적인 제어는, 가능 털록(101-104)이 압련의 테스트 압력을(예를 즐면, ATP6 테스트 패턴, 벡터 등)에 의해 자극받을 때 상기 가능 탈록률(101-104) 사이에 버스 경합이 잃어날 가능성을 제거하는 것을 보장한다. 상기 능동적인 제어는 시스템(100)의 설계에 포함된 제어 로직을 이용하여 구현된다. 상기 제어 로직은, PTP6 등이 발생할 수도 있는 임의의 스캔 테스트 패턴이 주어질 때 버스 경합이 발생할 수 없도록 구성되어 있다. 따라서, 집작 회로(100)에 대한 테스트 패턴 발생 등안, ATP6 들은, 경합이 발생하지 않도록 보장하기 위해 각각의 모든 잠재적인 테스트 벡터를 결정론적으로 해석할 필요가 없다. 그렇게 하면, ATP6 프로세싱은 훨씬 효율적으로 전했된다(예를 들면, 통상적인 애들리케이션에서보다 효율적으로 크기 순서로). 상기 등률에 의해, ATP6 물은 보다 철저히 집적 회로(100)를 처리할 수있으며, 따라서 예를 들면, ATP6 등은 훨씬 더 높은 결합 케비리지를 갖는 테스트 패턴을 생성할 수있다. 또한, ATP6 등은 비스 경합이 발생하지 않도록 보장할 필요가 없기 때문에, 부가적인 능률에 의해 테스트 패턴이 훨씬 더 빠른 컴파일 시간으로 생성될 수 있다. 본 발명의 다른 이점은 제어 논리가 기존의 다기능 집적 최로 (1100)스(예를 됐면, 집적 최로(100)의 전체 설계에 최소의 시스템 성능 영합을 주며, 최소의 게이트 영역을 갖는다. 최소의 게이트 영역을 갖는다.

요도 2는 본 발명의 일실시에에 따른 집적 최로(100)를 보다 상세히 도시한 것이다. 도 2에는 본 실시예의 기능 블록(101-104) 및 미를 각각의 상호접속이 도시되어 있다. 각각의 블록(101-104)은 정상 동작 동안 버스(110)를 구동할 수 있으며, 스캔 테스팅 동안 버스 경합을 최피하도록 제어되어야 한다. 각각의 블록(101-104)은 화살표(205)로 도시되어 있는 바와 같이, 임련의 음력 인데이를 산호를 출력하고 수산하도 록 (101-104)은 화살표(205)로 도시되어 있는 바와 같이, 임련의 음력 인데이를 산호를 출력하고 수산하도 록 구성되어 있다(미하에서는 플력 인데이를 산호(205)로서 통청할). 음력 인메이블 산호(205)는 버스 (110)에 특정한 특정 산호들 및 산호들의 그룹에 대용하며, 5670의 표 1로 표시되어 있는 각각의 산호들 또는 산호들의 그룹에 대해 블록(101-104)의 각각의 음력 드라이버를 인데이블 또는 디스에이불함으로서 작용한다. 도 2에 도시되어 있는 바와 같이, 음력 인데이블 산호(205)는 물록(103)(PCI 타켓 #3)를 제외

한 물록(101) 내지 불록(104)에 캐스케이드되며, 홀릭 인에이븀 신호(205)의 일부는 불록(103)을 우회하 여 번록(104)으로 진행한다. 이것은 법록(103)이 POI 타켓 전용 에이전트이므로 PCI 신호(FRAMEA, IRDWA, CREA)을 구동시킬 필요가 없기 때문이다. 출력 인에이늄 신호(205) 및 대용하는 PCI 신호 사이의 관계는 표 1에 도시되어 있다.

[# 1]

ed.ne.n	AD[81:0]
frame on H	FRANCE
troy page	THOYP
eba_oa_n	C/HIB#[8:0]
PET OR B	PAR
deres on n	DBASET
stop pa p	STOPS
perr_0q_n	PERRA
Serr on 11	SERRE

도 2에서, 본 발명에 따르면, 출력 인에이븀 산호는 하나의 기능 블록으로부터 다음 블록으로 'OR 체인'으로 캐스케이드되어 블록플(101-104) 사이에 우순 순위가 정해진 계층을 생성한다. 상기 우선 순위가 정해진 계층은 출력 드라미버로 하여금 상이한 블록미 임의의 주어진 시간에 동시에 활성화되지 않도록한다. 본 예에서는, 도 2에 도시되어 있는 비와 같이, 각각의 블록의 출력 인에이튬 산호가 함께 캐스케이드되어 블록(101)으로부터 블록(104)까지 로자의 우선순위가 결정된 체인을 형성한다. 블록의 출력 이어되다. 블록의 출연 에이븀의 어서선(assertion)은 낮은 우선 순위의 다른 블록하며 분명히 어서트되지 않도록 것이다. 마찬가지로, 특정 우선 순위를 갖는 블록이 등등적으로 산호 또는 버스를 구동하면, 높은 우선 순위를 갖는 드라이버가 활성화되어 낮은 우선 순위의 드라이버가 즉시 비활성화된 것이다.

도 2는 또한 스캔 테스트 모드 신호 라인을 통하며 각각의 블록(101-104)에 결합된 TAP(test access port) 제어기(200)를 도시하고 있다. 본 예에서 TAP 제어기(200)는 스캔 테스팅이 진행증일 때 각각의 기능 블록(101-104)에게 통보하기 위한 스캔테스트 모드 신호(201)를 생성한다. 진술한 바와 같이, 각각의 기능 블록(101-104)은 PCI 버스(AD, PAR, CBE, FRAMEN, IRDYW, TEDYW, DEVSB., STOPW, PERRW, SERRW) 상에 신호들의 주 그름을 위한 하나의 종력 인메이블 신호를 갖는다. D을 종력 인메이블 신호 입력을(예를 들면, 종력 인메이블 신호(205)는 임의의 더 높은 우선 순위 블록이 PCI 버스를 구동하는지의 더부를 각각의 블록에게 통보한다. 각각의 기능 블록은 또한 PCI 버스 상에 신호들의 각각의 주 그름을 위한 대응하는 종력 인메이블 신호 종력을 갖는다. 도 20 도시된 바와 같이, 이를 종력 인메이블 신호 종력들은 그 다음 우선 순위의 기능 블록의 종력 인메이블 신호 압력를은

그 다음 우선 순위의 기능 협독의 참석 인데이를 산호 압력에 채소케이트된다. 예를 돌면, 도 2에서, 기능 협독(101)은 최고의 우선 순위를 가지며, 기능 협독(104)은 최저의 우선 순위를 가지며, 기능 협독(104)은 최저의 우선 순위를 갖는다. 만약 기능 협독(101)(예를 불면, PCI 마스터/FL건, #1)이 스캔 테스트 모드 동안 버스(110)의 세(31:이, FRANE), STOP# 산호 라인을 구동하고 있었다면(예를 줄면, ATPG 돌이 스캔 패턴을 생성하였다면), 기능 협록(101)은 ad, Se. J., frame, ce. J., stop.ce. J. 출력을 미사트한다. 그러면, 기능 협록(102)은 미사트된 이를 산호를 볼 것이다. ATPG 등이 스캔 패턴을 생성한 경우에도 이름을 구동하지 않을 것이다. 기능 협목(102)(예를 돌면, PCI 마스터/FL건, #2)은 ad, ce. Z., frame, ce. Z., stop.ce. Z. 신호를 머서트함으로 서상기 정보를 하위 우선 순위의 협목 상으로 진행시킬 것이다. 협목(101)은 그것의 출력 인데이랍 산호 압력을 모우(논리 이)로 묶어들에 유의하라. 이렇게 하면, 협목(101)이 절대로 사건에 비위지지 않기때문에, 협목(101)이 최고 우선 순위의 협목으로 된다. 협목(101)은 그 출력 인데이랍 선호 출력을 오픈한 채로 둔다. 이렇게 하면, 협목(104)이 절대로 다른 디바이스를 사건에 비우지 않기때문에, 협목(104)은 최저 우선 순위의 협목이 된다. 이런 방법으로, 어서트된 ad, ce. Z., frame_ce. Z., stop_ce. Z. 출력은 단 높은 우선 순위의 협목으로부터 최저 우선 순위 협목을 따라서 캐스케이드된다.

______ (LG)은 타켓 전용 PCI 에이전트임에 유의하라. 블록(103)은 버스 마스터링(mastering) 능력이 없기 때문에, 그것의 인터페이스 내의 버스(110)로부터의 FRANCA, IROMA, C/RE(3:0) 신호를 갖지 않는다. 이 경우, 음력 인에이븀 신호 frame_oe_2, irdy_oe_2, cbe_oe_2는 블록(103)을 우회하며 털록(104)에 연결된다.

본 성시에에서, 출력 인에이블 신호 입력 및 출력은 모두 활성 하미 신호임에 유의하라. 예를 줄면, 스캔 테스트 모드 동안, 만약 블록플(101-104) 중 하나가 그것의 출력 인에이블 신호 입력률 중 하나가 하이임을 본다면, PCI 버스의 대용 부분을 구동하지 않고 대응하는 音력 인에이블 신호 협력을 어서트할 것이다.

도 3에는, 본 발명의 일십시예에 따른 기존의 기능 블록을 변형할 필요가 있는 로직이 도시되어 있다. 도 3은 본 발명에 사용된 상호접속 로직출 도시한다(예를 불면, 스캔 테스팅 등안 버스(110) 상에 버스 경한이 없음을 보장하기 위해) 본 경우에는, 블록(102)이 도시되어 있다. 도 3에 도시된 바와 같이 불 록(102)은 PCI 버스룹 구동하는 3 상태 드라이버보다 작은 PCI 미스터/타켓을 구현하는 정상 로직을 나타 낸다. 본 발명의 상기 실시에는 각각의 출력 안에이불 신호에 대하며 '테스트를 위한 OE 제어'의 부가출 요구한다. 이를 네 개의 물록, 즉, 테스트를 위한 OE 제어 물록이(301-304) 도시되어 있다. 테스트를 위한 야 제어 불목은 기존의 블록(예를 돌면, 블록(102))으로부터 스캔테스트 모드 신호와 함께 출력 인 에이블 신호 cr_xc_oe_n(여기서 'xc'는 신호 유형, 예를 증면, ad, frame, Indy 등에 대용한다)함 취하고, 그 다음 높은 우선 순위의 PCI 디바이스로부터 품력 만에이를 신호함, 즉, 블록(101)으로부터 xc_oe_in을 취하고, 3 상태 드라이버에 대해 실제 출력 인메이블을 생성하여 출력 인메이블 신호 출력통 급 그 다음 낮은 우선 순위의 블록에, 즉, 블록(103)에 대해 xc_oe_out음 출력한다. 도 3은 3 상태 드라 이버(예를 들면, 3 상태 드라이버(311-314))에 대한 활성 로우 품력 인메이블 논리를 취한다.

대해(예술 출연, 3 상대 드라이버(311-314))에 대한 활성 로우 철적 현대이를 본리를 취한다.

도 4에는 본 발명의 입심시에에 따른 테스트 제어가(400)에 대한 0E 제어의 예의 내부 로찍이 도시되어 있다. 제어가(400)는 활성 로우 출력 인에이를 로직(예출 돌면 3 상대 드라이버(401))를 갖는 3 상대 드라이버에 따른 로작을 나타낸다. 본 심시에에서, 제어가(400)는 세 개의 입력과 두 개의 울력을 갖는다. 만약 스캔테스트 모드 입력(201)이 로우이면, '테스트에 대한 울력 인에이불' 논리가 디스에이불되고 불론의 음력 인에이불 신호 cr.(4)(5mal),0e,0) 3 상대 드라이버(401)를 제어하는데 이용된다. 만약 스캔테스트모드(201)가 하이미만, '테스트에 대한 울력 인에이불' 콘적이 인에이불되고 그 다음 높은 우선 순위의 탈록으로부터의 움적 인에이불 신호 압력 《5(5mal)》.0e,1m이 이 탈목의 울력 인에이불을 제어하는데 사용된다. 만약 《5(5mal)》.0e,1m이 하이미만, 이전의 불록이 버스(110)를 구동한다. 이 경우 제어가 (400)는 3 상대 드라이버(401)를 디어서트(402)로 기다음 낮은 우선 순위의 PCI 디버이스 《5(5mal)》.0e,00대에 대한 움적 인에이를 제어 선호 움력을 어서트한다. 만약 《5(5mal)》.0e,1m이 로우이면, 불록의 율력 인에이를 신호 cr.(5(5mal)》.0e,1m이 로우리 어서트(401)를 제어하는데 이용된다. 만약 cr.(5(5mal)》.0e,1m이 로우리 어서트한다. 만약 《5(5mal)》.0e,1m이 로우리 어서트(401)를 제어하는데 이용된다. 만약 다.(5(5mal)》.0e,1m이 로우리 어서트한다. 만약 《5(5mal)》.0e,1m이 로우리 어서트되면 제어기(400)는 버스(110)를 자어하는데 이용된다. 만약 다.(5(5mal)》.0e,1m이 로우리 어서트한다.

도 5는 본 발명의 일심시에에 따른, 활성 하이 출력 인데이템 논리를 갖는 3상태 드라이버(예를 줄면, 드라이버(501)에 대해 구성된 테스트 제어기(500)에 대한 때 제어의 예를 도시하고 있다. 제어기(500)는도 4의 제어기(400)와 거의 유사한 방식으로 작동한다. 그러나, 제어기(500)에 대한 내부 로직은 활성 하이 출력 인데이블 로직을 갖는 3 상태 드라이버에 대해 구성되어 있다.

이런 방식에서, 도 1-5에 도시된 실시에는 스캔 테스팅 동안 버스 공합은 발생하지 않을 것이다. 그렇게 하는 동안, ATPG 통에 의해 수행되는 ATPG 프로세성은 할씬 효율적으로 진행되며, 고품질의 테스트 패턴/ 벡터를 발생하는데 훨씬 더 적은 시간을 요구한다. 또한, 테스트 패턴/벡터는 중래 기술에 따라 생성된 것보다 훨씬 더 양호한 결합 커버리지(이는 모든 버스 공합 문제품을 해결하기 위해 ATPG에게 남겨짐)품 제공한다. 본 발명의 하드웨어의 구현은, 각각의 기능 탑복을 수정할으로서 장래의 집적 회로에 쉽게 결합될 수 있다.

제 1의 대안적인 실시예

도 6에는 본 발명의 대안적인 실시예에 따른 시스템(600)이 도시되어 있다. 도 1-5의 실시예름은 버스 (110) 상의 구동 신호로부터 기능 별목(101-104)을 디스에이탈하는 본신된 해법을 이용하지만, 시스템 (600)의 실시예는 버스(610) 전체를 구동하는 블록블(611-614) 중에서 하나를 인에이탈하는 집중화된 방법을 이용한다. 도 1-5의 실시예들과 마찬가지로, 도 6의 실시예는 PCI 버스 구현(예를 들면 버스(61 0)에 대하여 도시되어 있지만, 시스템(600)은 다른 유형의 버스 구조로 확장될 수도 있음에 유의하다.

도 6에 도시된 바와 같이, 기능 블록(611-613)은 PCI 마스터/타켓 에이전트이고 기능 블록(614)은 PCI 타 갯 전용 에이전트이다. PCI 타켓 전용 에이전트이는 PCI 바스(610)에 약해 삭세스가능한 레지스터 또는 메모리 자원들을 포함한다. PCI 마스터 전용 에이전트는 버스 소유에 대한 증재 능력을 포함하고 버스(610) 상의 레지스터 또는 메모리 자원을 액세스함 수 있는 능력을 포함하지만, 봉상적으로는 자신의 레지스터 또는 메모리 자원을 액세스함 수 있는 능력을 포함하지만, 봉상적으로는 자신의 레지스터 또는 메모리 자원을 갖지 않는다. PCI 마스터/타켓 장치는 타켓 자원 및 다른 자원을 액세스하는 마스터 능력을 포함한다.

시스템(600)은 단일 PCI 버스 중재기(601), PCI 마스터 및 타것 인터페이스를 갖는 블록(611-613), PCI 타것 전용 에이전트인 단일 탈록(614)을 포함하는 일반적인 PCI 버스 시스템이다. 마스터 인터페이스를 갖는 블록플은 중재기(601)에 버스 요청 신호를 보낸다(예를 물면, 버스 요청(603)). 중재기(601)는 각 각의 PCI 마스터 에이전트(예를 물면, 물록(611-613))에 버스 승인(grant) 신호(602)를 보낸다. 타켓 전 용 PCI 에이전트인 블록(614)은 요청 또는 승인 신호를 사용하지 않는다.

도 6의 대안적인 실시에는, 스캔 테스팅 동안 PCI 버스 중재기(601)를 이용하며 버스 경합을 방지하며, 버스(610)를 블록톱(611-614) 중 하나에 승인한다. 본 실시에에 따르면, 블록(611-614)은 스캔 테스팅 동안 상기 승인을 받아들이도록 변형되어, 불록 생물링 승인 어서트 수단이 '버스롭 구동하고' 생물링 승 인 디어서트 수단이 '모든 버스 드라이버를 디스에이불한다'. 버스 승인을 발생하는데 사용되는 PCI 버스 중재기(601) 내의 플립플롭은 스캔 체인 상에 있기 때문에, ATPG 률은, 스캔 데이터가 블록톱(611-614) 중에서 적절한 하나의 블록미 원하는 버스(610)를 구동하도록 한다.

도 6의 실시에는 두 개의 특별한 상황을 다루는 로직을 포함한다. 제 I 상황은, 집적 회로가 버스 승인 신호를 이용하지 않는 PCI 타켓 전용 타입의 기능 블록롭을 포함하는 경우에 로직이 구현되는 상황이다. 제 2 상황은 ATPG 물이 스캔 테스팅 동안 다수의 승인 신호를 승인하게 하는 경우를 처리하는 방법이다. 이룹 특별한 경우의 해결책은 하기에 논의된다.

도 6에서, 본 발명에 따르면, PCI 버스 중재기(601)는 스캔 테스트 모드 동안 각각의 기능 블록의 3 상태 드라이버를 인데이념하는 중앙 자원으로서 작용한다. 머서트된 버스 숙인를 갖는 임의의 탈록(611-614)은 스캔 테스트 동안 PCI 버스(610)(AD[31:0], DEC, PAR, PERRIE, SERRIE, FRANCIE, IRDYIE, DEVSELIE, STORM)를 구동함 것이다. 미것은 PCI 단켓 전용 에이전트 및 마스터 전용 에이전트를 포함한다. 버스 승인(604)은 타켓 전용 에이전트(예를 들면, 블록(614))에 부가되어야 하는 새로운 신호 임에 유의하라. 또한 타켓 전용 에이전트(예를 들면, 블록(614))를 위한 '특별한' 버스 승인(604)은 스 캔 테스트 모드 동안만 작용하는 PCI 버스 중재기(601)로부터의 숨력임에 유의하라. 타것 전용 블록이 선택되는 경우에, PCI 배스 중제기(601)는 PCI 미스터 타입 신호 CBE, FRAMES, IRDYS를 구동한다. 이것은, 타켓 전용 에이전트(여울 물면, 블록(614)이 정상 동작 하에서 이를 신호를 구동할 필요가 없으며 그 인터페이스 내에 상기 신호들을 가지지 않는다는 사실에 가인한다. 마찬가지로, 마스터 전용 타입의 에이전트가 선택되는 경우에, PCI 배스 중제기(601)가 PCI 타켓 에이전트 고유의 신호를 IRDYS, DEVSES, STOPS을 구동하므로 마스터 전용 타입의 에이전트가 정상 동작 하에서 이를 신호들을 구동한 프로그 어떤

FRANCIF, IRDWIF, TROWF, STOPF, DEVSELF, REGIF(0:N), PERRIF, SERRIF 및/또는 INT(A:D) 신호를 3 상태로 하지 않는 내부 PCI 버스 실시애플이 있다. 그러한 실시애에서는, PCI 중재기(601)는 건술한-문단에서 기습된 바와 같이 그룹을 구동할 필요가 없다.

단것의 타입 또는 마스터 전용 타입의 에이전트가 선택되면, PCI 버스 중재기(601)가 FRAME, IRDW, TRDW, DEVSEM, STOPM 신호를 구동하기보다는, 미를 신호가 부유하게 하는 대신에 미를 신호를 구동하지 않도록 선택하는 실시에들이 있다. 미렇게 하면, 결합 커버리지가 감소되지만, 추가적인 복잡도를 증재 기 설계에 부가하는 것을 보장하기에 충분치 못할 수도 있다.

스캔 테스트 등만, PCI 버스 증재기(601)는 1 및 하나의 승인 신호만 머서트하는 것을 담당한다. PCI 버스 승인을 발생하는 것을 담당하는 증재기 내의 상기 물감물들은 ATP6 둘이 원하는 어떠한 기능 불록 대이터로 버스(610)을 승인하기 위하여 데이터를 그룹로 이동시킬 수 있도록 스캔 체인 상에 있다. 그러나, ATPG 등은 다수의 버스 승인을 머서트하도록 시도할 수도 있다. PCI 버스 증재기(601)를 탈목돌 (611-614) 중 단지 하나의 불록만이 선택되도록 보장해야 한다. 이무런 디바이스도 선택되지 않는 경우, PCI 버스 증재기(601)는 버스(610)를 '다톨트' 분복으로 보낸다. 상기 다톨트 블록은 임의의 블록(611-614)이 되도록 선택될 수도 있거나 버스(610) 상의 임의의 블록으로 선택될 수도 있다.

614)이 되도록 선택될 수도 있거나 버스(610) 상의 임의의 블록으로 선택될 수도 있다.
도 7에는 본 발명의 다른 심시예에 따른 PCI 버스 중재기(700)가 도시되어 있다. PCI 버스 중재기(700)의 도면은 승인 산호(예술 클면, 도 6의 승인 산호(603-604))를 구현하고, 신호들, 즉, C8E[3:0], FRAKE#, IRDV#, DEVST.#, STOP#를 발생하는데 요구된 로격을 나타낸다. PCI 버스 중재기(700)는데 게의 PCI 미스터/EP과 타입의 에이전트 및 두 개의 PCI 타건 전용 타입의 에이전트를 갖는 중재기의에이다. 타건 승인 신호는 tent(1:0)로 도시되어 있다. 본 실시에에서는, 중래의 PCI 버스 중재기(700)는 10 로직 외에 타건 승인 신호를 구동하는 클립 플롬(702-703), C8E[3:0], FRAKE#, IRDV#, TROV#, DEVST.#, STOP#를 상성하는 조합 로직(701), 스캔 테스트 등만 단지 하나의 승인만 머서트되도록 보증하는 조합 로직(704)이 있다. 정상 등작(scantestmode=0) 동안, PCI 버스 승인 STL (3:0)은 튤립 플롬 (706-709)으로부터 바로 구동되며, '단건 승인'은 디어서트되고, C8E[3:0], FRAKE#, IRDV#, TROV#, DEVST.#, STOP#는 3 상태로 된다. 스캔 테스트(scantestmode=1) 동안 다수의 승인에 머서트되지 않으면, STL 및 tent.n 플릭들은 플립 플롬(706-709)및 702-703)으로부터 각각 구동된다(즉, ATPG 톨에 의해), 만약 다수의 승인가 클립트륨에 의해 아서트되고, 조한 로직(704)은 승인를 중에서 하나를 선택하여 하며 모든 다른 승인들은 디어서트하여야 한다. 만약 수익 승인를 중에서 하나를 선택하여 하며 모든 다른 승인들은 디어서트하여야 한다. 만약 어서트된 승인 신호가 '단켓 승인' 신호를 중하나의 신호에면, C8E(3:0), FRAKE#은 일정한 같으로 구동된다(본 에에서는 O으로 표시). 만약 어서트된 승인 신호가 PCI 마스터 전용 타입의 에데전트럼 위한 것이면, RDV#, DEVST.#, STOP#이 구동된다.

도 8은 본 실시예에 따른 PCI 버스(610)의 어드레스/데이터 부분에 대해 출력 인에이분(예를 들면 ad(31:))을 생성하도록 기능 분록에 의해 사용된 통상적인 로직을 도시한 것이다. 전체 버스(610)에 대해 발생될 수 있는 하나의 출력 인에이불만 도시되어 있다. 버스의 상이한 부분에 대해 출력 인에이불을 생성하는 다수의 플롭을 갖는 것이 일반적이지만, 이것은 본 실시예에 대한 쉽게 통합된 확장이다.

도 9는 스캔 테스트 모드 동안 어떠한 버스 경합도 발생하지 않도록 보작하기 위해 기능 블록에 의해 요 구된 본 십시예에 따른 로직을 도시한 것이다. 정상 등작 동안(scantestmode=0) 기능 블록의 정상 훌쩍 인에이블 신호 cr_ad_oe_n이 그 깜짝 드라이버를 인에이불하는데 사용된다. 그러나, 본 십시예에 따르면, 스캔 테스트(scantestmode=1) 동안 승인 신호 gnt_n이 흠짝 드라이버를 인에이불하는데 사용됨 것이다. 도 9의 도면은 참택 인에이불이 활성 로우라고 가장한 것이다.

도 10은 杏틱 인에이블이 환성 로우에 대해 반대인 환성 하이인, 본 십시예에 따른 로직을 도시한 것이다. 다라서, 도 6-10의 대안적인 실시예는 스캔 테스릴 동안 버스 경험이 발생하지 않도록 보장한다. 이것은 ATPG 등의 작업을 상당해 용이하게 하며, ATPG 등이 모든 버스 경합 문제들의 해결을 담당하는 증래 기술에 비해 보다 빠른 컴파일 시간으로 훨씬 양호한 결합 커버리지를 제공할 것이다. 도 1-5의 실시예에 비해, 상기 대안적인 실시예는, 시스템 내의 각각의 기능 블록 및 중앙 PCI 버스 중재기 를 수정할으로서 쉽게 구현될 수 있다.

제 2억 대안적인 실시예

변 발명에 따른 제 2의 대안적인 실시에가 또한 구현팀 수 있다. 스캔 모드 동안 각각의 기능 블록을 제 이하는 집중된 자원이 PCI 버스 중제기가 아니라 단독의 '테스트 전용' 블록이라는 점을 제외하면, 제 2 의 대안적인 설시에는 도 6-10의 제 1의 대안적인 설시에와 가의 유시하다. 또한, 본 설시에를 이용하면 PCI 버스 중제기의 설계를 변경함 필요가 없다. 요구된 로찍는 1센스트 전용' 블록에 결합된다. 그러면, 상기 '테스트 전용' 블록은 승인 신호가 아니라 '선택'신호를 발생한다. 상기 선택 신호는 각각 의 기능 블록에 의해 사용되어 도 6-10의 제 1의 대안적인 설시에에 제시된 승인 선호가 아니라 스캔 테 스팅 동안 버스를 구동한다. PCI 디바이스 바의 로찍은 도 6-10의 제 1의 대안적인 실시에의 로찍과 거 의 유시하다.

도 11은 본 발명의 제 2 대안적인 실시예에 따른 테스트 전용 탑록(1100)을 도시한 도면이다. 테스트 전용 탑록(1100)은 도 7의 PCI 버스 중제기(705)에 부가되는 거의 동일한 회로이다. 제 2의 대안적인 설시 예에 의하면, 제 1의 대안적인 설시예의 타것 타입의 승인과 마스터 타입의 승인인 있는 것과

마찬가지로, 타것 타입의 선택 신호와 마스터 타입 신호 사이에 차이가 없다. 전술한 각각의 심시에에서, '스캔데스트 모드' 신호는 본 발명의 로직을 활성화한다.

단계 1203에서, 단계 1201로부터의 테스트 벡터가 집적 회로의 기능 협륙에 인가되면, 기능 협륙읍 중 하나는 동작 특성을 테스트하기 위해 인에이블로 된다.

단계 1204에서, 본 발명의 로직에 의해 모든 다른 기능 블록등이 디스에이블된다. 전술한 바와 같이, 도 1-5의 실시예에서, 상기 로직은 각각의 기능 물록를 사이에 할당된다. 제 1 및 2의 대안적인 심시예에서, 로직은 중제기(예를 틀면, 도 6의 PCI 버스 중제기(601) 또는 단독의 테스트 전용 디바이스 (예를 틀면, 도 11의 테스트 전용 디바이스(1100))에 집중된다. 그렇게 하면, 적용되는 어떠한 테스트 벡터/테스트 패턴의 효과에 관계없이, 단지 하나의 기능 블록만 버스의 신호를 구동할 수 있다.

단계 1205에서, 본 발명의 로적은 시프트인되는(shifted in) 새로운 테스트 벡터의 결과로서 인에이탈되는, 현재 버스를 구동하는 기능 블록 이외의 더 높은 우선 순위의 기능 블록이 있는지의 여부를 계속해서 근, 언제 검사한다.

단계 1206에서, 더 높은 우선 순위의 기능 불력이 있는 경우, 현재 버스를 구동하는 더 낮은 우선 순위의 기능 협력이 즉시 디스에이협되고, 더 높은 우선 순위의 기능 협력은 그 골력 드라이버를 먼어미불로 한 다. 건술한 바와 같이, 로작은 상이한 기능 협목으로부터의 두 세트의 출력 드라이버가 동시에 버스의 각 선호 라인을 구동할 수 있다.

단계 1207 및 1210에서, 본 발명의 테스팅 과정은, 새로운 테스트 벡터가 계속해서 시프트 인되고 집적 회로의 기능이 완전히 확인될 때 결과의 테스트 데이터가 계속해서 시프트 아웃되도록 계속된다.

단계 1208에서, 테스팅 프로세스가 완료되고, 스캔테스트 모드 선호가 집적회로를 통해 디머서트된다. 상기 구성은 본 발명의 로직 기능 블록플을 테스팅 모드로부터 점상 등작 모드로 재구성한다.

이머서 단계 1209에서, 집적 회로는 정상 동작으로 진행한다. 진술한 바와 같이, 정상 동작 동안, 기능 법목의 중력 드라이버는 각각의 정상 동작 모드 로직(예를 들면, PCI 명세에 따라서)에 의해 제어된다. 본 발명의 로직은, 다른 스캔테스트 모드 신호를 머서트하며 다른 테스팅 프로세스의 개시를 지정할 때까 지 '슬립(sleep)'한다.

따라서, 본 발명은 집적 회로 디바이스의 다수의 기능 블록를 간의 어떠한 잠재적인 버스 경합도 제거하는 방법 및 시스템을 제공한다. 본 발명은 다수의 기능 블록들이 임련의 테스트 입력(예를 들면, ATP6 테스트 패턴, 벡터 등)에 의해 자극받을 때, 다수의 기능 블록들이 기능 블록플 사이의 버스 경합을 제거하도록 다수의 버스 드라이버를 능등적으로 제어하는 해법을 제공한다. 본 발명의 방법 및 시스템은 설계에 의해, ATP6 들이 생성할 수도 있는 임의의 스캔 테스트 패턴이 주어졌을 때 버스 경합이 발생할 수도 있도록 하여, ATP6 들은 하여금 결과적으로 발생 더 높은 결항 커버리지를 갖는 테스트 패턴을 생성하수도 목 보장한다. 또한, ATP6 들이 버스 경합이 발생될 수 있도록 보장할 필요가 없기 때문에, 테스트 패턴들이 함씬 파론 컴파일 시간으로 생성될 수 있다. 본 발명의 시스템은 쉽게 구현되며, 구성이 입정하며, 최소 게이트 영역을 가지며, 집적 회로 디바이스의 전체 설계에 대해 최소의 시스템 성능 영향을 갖는다.

본 발명의 특정 십시예름에 대한 상기 설명은 예시 및 설명을 위해 제공되었다. 이름은 개시된 정확한 형태로 본 발명을 제한하고자 하는 것이 아니며, 상기 교지에 비추어 약 때 많은 변형을 및 수정들이 가 능하다. 실시예름은 본 발명 및 실제 애플리케이션의 원리를 가장 잘 설명하도록 선택하여 개시하였으며, 따라서 당업자라면 본 발명을 이용하여 특정 용도에 맞는 다양한 변형들을 갖는 다양한 십 시예를 이용할 수 있을 것이다. 본 발명의 명역은 첨부한 청구항에 규정되어 있다.

(57) 취구의 범위

원구한 1

테스템 하의 다기능 집적 회로에서 버스 경합(contention)율 방지하는 시스템으로서,

집적 회로의 상기 기능을 테스트하도록 동작가능한 일련의 테스트 입력을 받아롭이도록 구성된 집적 회로 와.

상기 집적 회로에 포함된 버스와,

상기 집적 최로 내에 포함되어 있으며, 상기 버스 및 상기 테스트 입력에 각각 급합되어 있는 적어도 제 1 기능 털록 및 제 2 기능 털록과,

상기 집적 회로에 포합된 유닛을 포함하고,

상기 유닛은, 상기 제 1 기능 불록의 대응 출력이 활성화되면 상기 제 2 기능 불록의 출력을 디스에이를 하여, 상기 제 1 기능 불록 및 제 2 기능 불록 사이의 벗에 대한 경합이 방지되는 동안 상기 제 1 기능 불록 및 제 2 기능 불록을 통해 상기 테스트 입력이 진파될 수 있도록 동작가능한 버스 경합 방지 시스템.

청구합 2

제 1 항에 있어서,

상기 집적 회로는 PCI(peripheral component interconnect) 기반형 다기능 집적 회로이고, 상기 버스는 PCI 버스이며, 상기 기능 블록은 기능 블록블의 직접 연결이며, 상기 유닛은 상기 집적 회로에 포함된 테 스트 디바이스 제어기이며 상기 기능 블록블에 각각 결합되고, 상기 제어기는 상기 기능 블록블의 더 높 은 우선 순위의 한 블록의 대응 중력이 활성화되면 상기 각각의 기능 블록블 각각의 적어도 하나의 중력

을 디스메이블(disable)하도록 등작가능한 버스 경합 방지 시스템.

성구항 3

제 1 함에 있어서.

상기 유닛은 버스 중제 유닛이고, 상기 버스 중재 유닛은 상기 버스의 소유권에 대하여 중제하도록 등작 가능한 버스 경합 방지 시스템.

청구함 4

제 1 할 또는 3 항에 있어서.

상기 다기능 접찍 회로에 포함된 버스는 PCI(peripheral component interconnect) 버스미고 상기 제 1 기능 분록 및 제 2 기능 분록은 PCI 기능 분록인 버스 경합 방지 시스템.

원구한 5

제 2 함에 있어서,

상기 더 높은 무선 순위의 기능 탑록은, 상기 테스트 CI바이스 제어기에 의해 구현된 상기 PCI 버스를 구동하도록 상기 더 낮은 우선 순위의 기능 탑록을 사전에 비우는 버스 경합 방지 시스템.

원구한 8

제 1 항 내지 3 항 중 어느 한 항에 있어서,

상기 유닛은 상기 적어도 하나의 중력을 위한 각각의 기능 분복률의 중력 드라이버를 디스에이블링함으로 서 상기 적어도 하나의 중력을 디스에이탈하는 버스 경합 방지 시스템.

청구항 7

제 2 항 또는 6 항에 있어서,

상기 제 1 기능 블록으로 어서트된(asserted) 상기 유닛으로부터의 신호는 상기 제 1 기능 블록이 상기 버스를 구동하게 하고 상기 제 2 기능 블록에 대한 선택 신호의 디어서션(deassertion)이 상기 제 2 기능 블록에 대하여 상기 함력 드라이버를 디스에이불하게 하여, 상기 버스에 대한 경합을 방지하는 버스 경합 방지 시스템.

성구항 8

제 7 항에 있어서,

상기 유닛은 수신된 상기 테스트 압력에 관계없이 상기 제 1 기능 블록 또는 제 2 기능 블록 중 어느 하 나에 대하여 단지 하나의 신호만이 한번에 활성화될 수 있도록 보장하는 로직을 포함하는 버스 경합 방지 시스템.

성구항 9

제 7 함 또는 8 항에 있어서,

상기 신호는 선택 신호인 버스 경합 방지 시스템.

청구함 10

제 7 함 또는 8 함에 있어서,

상기 신호는 버스 승인 신호인 버스 경합 방자 시스템.

성구항 11

제 1 항 내지 3 항 중 어느 한 항에 있어서,

상기 다기능 집적 회로는 테스팅 모드에 대하며 상기 테스트 디바이스 제어기를 구성하는 스캔 테스트 모 드 신호를 생성하도록 동작가능한 TAP(test access port) 제어기를 더 포함하는 버스 경합 방지 시스템.

청구항 12

다기능 집적 회로 시스템에서, 테스팅 동안에 상기 집적 회로 내의 버스 경합을 방지하는 방법으로서, 상기 집적 회로 내에 상기 집적 회로의 상기 기능을 테스트하도록 동작가능한 입련의 테스트 입력을 받아 답마는 단계와,

상기 집적 회로 내에 포함된 적대도 제 1 기능 협목 및 제 2 기능 협목 내에 상기 테스트 입력을 받아들 이는 단계 -상기 제 1 기능 명목 및 제 2 기능 혈록은 상기 버스에 결합됩- 와,

상기 제 1 기능 블록 및 상기 제 2 기능 블록 사이의 버스에 대한 경합이 방지되는 동안 상기 제 1 기능 물록 및 제 2 기능 블록을 통하며 상기 테스트 입력들이 전파될 수 있도록 상기 제 1 기능 물록의 대용 출력이 활성화되면, 상기 제 2 기능 물록의 적어도 하나의 출력을 디스메이블링하는 단계 -상기 디스메이 블링 단계는 상기 집적 회로에 포함된 버스 중제기(arbiter)에 의해 수행되고, 상기 버스 중제기는 상기 제 2 기능 물록 및 제 1 기능 물록에 결합될- 를 포함하는 버스 경합 방지 방법.

왕구항 13

제 12 항에 있어서.

상기 다기능 집적 회로에 포함된 버스는 PCI(peripheral component interconnect) 버스이고, 상기 제 1 기능 블록 및 제 2 기능 블록은 PCI 기능 블록인 버스 경합 방지 방법.

성구함 14

제 12 항에 있어서,

상기 제 1 기능 블록이 버스를 구동하도록 버스 승인 산호를 상기 제 1 기능 블록으로 어서링하고, 상기 제 2 기능 블록에 대해 상기 출력 드라이버룹 구동하는 상기 제 2 기능 블록에 승인 산호를 디머서림함으로서 상기 적어도 하나의 출력을 디스에이블링하는 단계를 더 포함하며, 상기 버스에 대한 경합을 방지하는 버스 경합 방지 시스템

성구함 15


제 12 항에 있머서,


상기 다기능 접적 회로는 테스팅 모드 동안 상기 테스트 디바이스를 구성하는 스캔 테스트 모드 신호룝 생성하도록 동작가능한 TAP(test access port) 제머기를 포함하는 버스 경합 방지 방법.

⊊P/


도**발**1

100






18-11




18-12

£84





*⊊8*5




18-13

⊊Ľ8







18-15








<u> 5011</u>



18-17



18-18

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.